[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine
페이지 정보
작성일 23-01-02 17:11
본문
Download : [공학][디지털 회로설계] Moore , Mealy Type Finite State Machine.hwp
회로의 내부에 미리 와 있던 논리신호계열에 따른 기억상태가 있는데, 미리 정해진 순서로 도달했을 때에 처음으로 출력이 나타나도록 구성한다.
3. 이론(理論)
(1) sequential circuit
입력이 시간적으로 次例次例 가해질 경우, 어떤 정해진 입력계열에 대해 특정한 응답을 하는 전기회로를 가리킨다.
(3) Mealy type
출력결과가 현재의 상태에도 influence(영향)을 받고, 입력 값에도 influence(영향)을 받는 회로를 말한다.
4. 설계과정
(1) Moore type
-State table
Present state
Next state
Output
z
w〓0
w〓1
A
B
A
0
B
A
C
1
C
D
C
0
D
C
A
1
- State assigned map
Present state
Next state
Output
z
w〓0
w〓1
y2y1
Y2Y1
Y2Y1
A
00
01
00
0
B
01
00
10
1
C
10
11
10
0
D
11
10
00
1
- Y1의 카르노맵
w y2y1
00
01
11
10
0…(skip)
[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine
[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine
[공학][디지털 회로설계] Moore , Mealy Type Finite State Machine , [공학][디지털 회로설계] Moore , Mealy Type Finite State Machine공학기술레포트 , [공학][디지털 회로설계] Moore Mealy Type Finite State Machine
[공학][디지털,회로설계],Moore,,Mealy,Type,Finite,State,Machine,공학기술,레포트
순서
Download : [공학][디지털 회로설계] Moore , Mealy Type Finite State Machine.hwp( 11 )
설명
레포트/공학기술
다. 전화교환이나 텔렉스 등 ...
디지털 회로설계
1. headline(제목) : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다.
3. 이론(理論)
(1) sequential circuit
입력이 시간적으로 次例次例 가해질 경우, 어떤 정해진 입력계열에 대해 특정한 응답을 하는 전기회로를 가리킨다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응용회로 설계 능력을 키운다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응용회로 설계 능력을 키운다. 전화교환이나 텔렉스 등 오차를 적게 해야 하는 부호회로에 널리 사용된다
(2) Moore type
출력결과가 현재의 상태에만 influence(영향)을 받는 회로를 말한다.
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_01.gif)
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_02.gif)
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_03.gif)
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_04.gif)
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_05.gif)
![[공학][디지털%20회로설계]%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%5D%20%20Moore%20,%20Mealy%20Type%20Finite%20State%20Machine_hwp_06.gif)
디지털 회로설계
1. headline(제목) : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 회로의 내부에 미리 와 있던 논리신호계열에 따른 기억상태가 있는데, 미리 정해진 순서로 도달했을 때에 처음으로 출력이 나타나도록 구성한다.
